金融界 2025 年 1 月 31 日消息，国家知识产权局信息显示，上海思尔芯技术股份有限公司申请一项名为“一种跨 FPGA 的时序预算约束方法、装置、设备及介质”的专利，公开号 CN 119378464 A，申请日期为 2024 年 10 月。 专利摘要显示，本发明公开了一种跨 FPGA 的时序预算约束方法、装置、设备及介质，涉及电子设计自动化技术领域，该方法包括：根据读取的用户网表构建跨 FPGA 时序图，并提取各 FPGA 中的待分析路径段，按照其路段类型，分别获取对应的至少一条最长路径；在跨 FPGA 时序图的时序报告中，获取与各最长路径对应的时序报告内容，并计算每个待分析路径段针对匹配的每条最长路径的时序预算值，为各待分析路径段添加时序预算约束。通过根据跨 FPGA 时序图中各待分析路径段对应的最长路径计算时序预算值，为各待分析路径段添加时序预算约束，实现在跨 FPGA 设计中考虑分割边界处的时序路径的影响，进行精确的时序预算和约束，提高了设计的稳定性和可靠性。 天眼查资料显示，上海思尔芯技术股份有限公司，成立于2004年，位于上海市，是一家以从事软件和信息技术服务业为主的企业。企业注册资本6000万人民币，实缴资本6000万人民币。通过天眼查大数据分析，上海思尔芯技术股份有限公司共对外投资了7家企业，参与招投标项目78次，知识产权方面有商标信息121条，专利信息146条，此外企业还拥有行政许可7个。 本文源自金融界 |
